KIP-Veröffentlichungen

Dieses Werk befasst sich mit Arbeiten, die am neuromorphen BrainScales Hardware system durchgeführt wurden um den Wechsel von einem Laborsystem zu einer funktionsfähigen Computing-Plattform zu ermöglichen. Eine stabile Kommunikation zwischen Kontrollrechner und dem System wurde durch Entwicklung eines Verifikationstests erreicht, welcher die fehlerfreie Übertragung von mehr als 150 TiB demonstriert. Mehrere Softwarewerkzeuge wurden implementiert und führten zu einer Verbesserung der Benutzbarkeit, flexiblerer Nutzungsmöglichkeiten der Einzelchiptestsysteme, der Inbetriebnahme der Firmware-Fernaktualisierung sowie einer automatisierten Systemstartroutine. Ein automatisierter Test der BrainScaleS Wafermodule wurde entwickelt, der zu Verbesserungen des Montageprotokolls führte. Dieser ermöglichte die erstmalige Untersuchung der Langzeitstabilität von Waferverbindungen. Die Erweiterung der Systemüberwachung erlaubt das Auslesen zahlreicher Komponenten. Dadurch konnte ein Überhitzungsproblem identifiziert, und durch die Systemhardwareentwickler behoben werden. Es wurde ein Profilingwerkzeug zur integrierten Leistungsanalyse von Kommunikation und Software entwickelt. Die durch Einführung eines Sliding-Window-Transportprotokolls sowie einer Analogdatenauslesekompression erziehlten Verbesserungen wurden untersucht. Die digitale Spike-Pulsübertragung sowie Systemkonfiguration wurden parallelisiert, was zu einer wesentlichen Beschleunigung von Multi-Retikel-Experimenten führte. Die Resultate der durchgeführten Änderungen und deren Leistungsanalyse werden diskutiert und weitere Verbesserungsvorschläge werden dargebracht.

This thesis presents work performed on the BrainScaleS neuromorphic hardware sys tem enabling its transition from a lab setup to a usable computing platform. A stable communication between the controlling host computer and the system was achieved through the development of a verification test demonstrating uninterrupted transmissions of at least 150 TiB of data. Several new software tools were implemented which improved usability through encapsulation and failure cleanup, increased usage flexibility of single-chip test setups, enabled remote firmware updating and automated the system startup routine. An automated BrainScaleS wafer module test was developed which permitted advancements in the assembly process. It allowed for the first investigation of long-term stability of wafer connections. The monitoring infrastructure was enhanced allowing for automated readout of many components which lead to identification of an overheating issue. The implemented visualization tool assisted in resolving the issue by the system hardware designers. An integrated function call and I/O profiling tool was developed to analyze the performance of communication and software as high performance is vital to utilize the hardware speedup. The improvements of the introduction of a sliding-window transport protocol as well as effects of analog readout compression were evaluated. The digital spike communication and system configuration was parallelized, resulting in a major speedup for multi-reticle experiments. The results of the implemented changes and performance analysis are discussed and further improvements are suggested.