| Jahr | 2017 |
| Autor(en) | Alexander Schmidt |
| Titel | Design und Charakterisierung einer Routing-Schnittstelle für Neuromorphe Hardware |
| KIP-Nummer | HD-KIP 17-51 |
| KIP-Gruppe(n) | F9 |
| Dokumentart | Bachelorarbeit |
| Abstract (de) | Als Teil des HICANN-DLS-SR-Chips kommender Generation wurde im Zuge dieser Arbeit eine Routing-Schnittstelle zwischen der SPL1-Ebene (internes Routing) und der L2-Ebene (Ansteuerung der physischen Ports) des Chips entwickelt. Die Schnittstelle ist in der Lage, durch Lastausgleich die volle Bandbreite der L2-Links, welche das Bottleneck in der Übertragung darstellen, auszunutzen. Mittels Zeitstempeln ist es außerdem möglich, den Jitter der L2-Übertragung und des Routing-Systems selbst signifikant zu reduzieren, auf Kosten erhöhter mittleren Latenz der Übertragung. Mit einer frei wählbaren Soll-Latenz ∆t kann der Anwender so zwischen verringerter Latenz und verringertem Jitter wählen. |
| Abstract (en) | As part of the HICANN-DLS-SR chip of upcoming generation we developed a routing interface between the SPL1 layer (internal routing) and the L2 layer (control layer for physical ports) of the chip. The interface enables load balancing across the L2 links, which pose the bottleneck in transmission, in order to use their full bandwidth. Using time stamps it is also possible to significantly reduce the jitter introduced by the L2 transmission and the routing system itself at the cost of increased average latency of transmission. Using a free parameter ∆t for target latency the user can shift between lower latency and lower jitter. |
| bibtex | @mastersthesis{aschmidtbsc,
author = {Alexander Schmidt},
title = {Design und Charakterisierung einer Routing-Schnittstelle für Neuromorphe Hardware},
school = {Universität Heidelberg},
year = {2017},
type = {Bachelorarbeit}
} |
| Datei |
