KIP-Veröffentlichungen

Ein 96-Kanal Digitalumsetzer wurde entwickelt um das BrainScaleS Neuromorphic Hardware System zu erweitern. Der Digitalumsetzer besteht aus zwei Analog Network Attached Sampling (ANANAS) Einheiten mit jeweils 48 Eingängen. Er stellt neue und zuverlässigere Messungen der Membranspannung von neuromorphen Neuronen-Schaltungen des High Input Count Analog Neural Network (HICANN) Chips zur Verfügung.

Alle der von dem Wafer bereitgestellten Spannungen können parallel mit 12 bit 31.25 Msps Analog-Digital-Umsetzern (ADC) gemessen werden. Zusätzlich ermöglichen präzise DC-Messungen mithilfe eines 20 bit 3 ksps ADCs verbesserte Kalibrationen des HICANNs.

Im Rahmen der vorliegenden Arbeit wurde die Konzeptplanung, Schaltplanentwicklung und das Platinendesign der ANANAS Einheit durchgeführt. Zusätzlich wurden unterschiedliche Datenschnittstellen zu einer Field-Programmable Gate Array (FPGA) Platine evaluiert. Die umgesetzte Implementation zeigt ein zuverlässiges Aufzeichnen der ADC-Daten. Ein Prototyp der Platine wurde erfolgreich in Betrieb genommen und machte es möglich, die während dem Schaltungsdesign durchgeführten Simulationen zu überprüfen.

A 96 channel digitizer was developed to upgrade the BrainScaleS neuromorphic hardware system. The digitizer is composed of two interconnected Analog Network Attached Sampling units (ANANAS) with 48 input channels each. It allows for improved and more robust measurements of the membrane voltage of neuromorphic neuroncuits on the High Input Count Analog Neural Network (HICANN) chip.

All membrane voltages that are provided by the BrainScaleS system can be digitized in parallel using 12 bit 31.25 Msps analog-to-digital converters (ADC). Additionally 20 bit 3 ksps ADCs are availableprecise DC measurements, improving system calibration capabilities.

This thesis includes the concept development as well as the creation of the schematic and printed circuit board of the ANANAS unit. Additionally, different data interfaces to a field-programmable gate array (FPGA) board were evaluated. The realized FPGA implementation has shown to provide robust retrieval of the ADC data. A prototype board was successfully put into full operation, allowing verifications of simulations carried out during the design phase.