KIP-Veröffentlichungen

Die Packungsdichte integrierter Schaltkreise hat über die vergangenen Jahrzehnte enorme Fortschritte gemacht, sodass sich konkurrenzfähige Schaltungsdesigns mehr und mehr auf die ausgefeilten Fertigungsmethoden moderner Technologieknoten stützen. Damit einher gehen hohe Fertigungskosten und komplexe Entwicklungsprozesse, die aufwendige Verifikationsmethoden nötig machen. In dieser Arbeit wird eine ganzheitliche Verifikationsstrategie am Beispiel von Brain-ScaleS-2 beschrieben – einem hochskalierbaren analog/digitalem neuromorphen Substrat, das für die beschleunigte Emulation aktionspotenzial-basierter neuronaler Netze entwickelt wurde. Zu Beginn wird die der Fertigung vorausgehende digitale Verifikation des Systems beschrieben, für die ein Gerüst entwickelt wurde das die generische Beschreibung von Speichertests ermöglicht. Im Rahmen der anschließenden Verifikationsarbeit an kleinen Prototypen werden die verfügbaren analogen Schaltkreise charakterisiert und Fertigungstoleranzen mithilfe eines digitalen Prozessors lokal auf dem Chip kalibriert. Abschließend wird das Zusammenspiel der Schaltungen anhand zweier beispielhafter Netzwerke verifiziert: Zum einen wird ein „Winner-Take-All“ Netzwerk implementiert, das ein klassisches Beispiel für funktionale Gruppen in der Hirnrinde von Säugetieren darstellt. Zum anderen zeigen wir ein biologisch-inspiriertes neuronales Netzwerk, das die Wahrscheinlichkeitsverteilung theoretischer Boltzmann-Maschinen durch stichprobenbasierte probabilistische Inferenz approximiert. Wir schließen mit der Implementierung einer Programmbibliothek für die kontinuierliche Integration verschiedenster Verifikationsaufgaben.

Over the past decades, the packing density of integrated circuits has made tremendous progress and competitive circuit designs more and more rely on the advanced fabrication technology of modern process nodes. The associated high manufacturing costs and increasingly complex design processes consolidate the need for sophisticated verification methodologies. This work describes a holistic verification strategy by the example of BrainScaleS-2 – a highly scalable mixed-signal neuromorphic substrate designed for the accelerated emulation of spiking neural networks. First, pre-silicon digital verification tasks are conducted and a framework for the generic formulation of memory tests is developed. For the subsequent post-silicon verification, the analog circuits are characterized on single-neuron level using a scaled-down prototype. Mismatch effects are calibrated locally using an on-chip digital processor. Finally, the circuits' behavior on system level is verified by designing two exemplary networks: We successfully implement a Winner-Take-All network as a classical example of cortical processing in mammalian brains and a spiking network reproducing the probability distribution of randomly chosen Boltzmann Machines through neural sampling. We conclude with the implementation of a shared library facilitating the continuously integrated execution of verification tasks.