KIP-Veröffentlichungen

Bei der Untersuchung von Schwerionenkollisionen am ALICE-Experiment sorgt ein mehrstufiges, hierarchisches Triggersystem für die Selektion seltener, interessanter Ereignisse. Der Übergangsstrahlungsdetektor (TRD) liefert einen Beitrag zur Level-1-Entscheidung des Triggersystems sowie Rohdaten zur Offline-Analyse. Die Global Tracking Unit (GTU), ein System aus 109 FPGAs, ist neben ihrer Aufgabe als Triggerprozessor des TRD ein wesentlicher Teil seiner Auslesekette. Sie empfängt Daten vom Detektor mit einer Netto-Bandbreite von 2,16 TBit/s, während die maximale Bandbreite zum zentralen Datenaufnahmesystem zwei Größenordnungen kleiner ausgelegt ist.

Im Rahmen dieser Arbeit wird gezeigt, dass sich die so verursachte, auslesebedingte Totzeit durch Multi-Event Buffering in der GTU minimieren lässt. Die Implementierung einer gegen fehlerhafte Eingangssignale robusten multi-event-fähigen Segmentsteuerung der GTU wird vorgestellt. Ein Hardware-Software-Co-Design ermöglicht es, die erforderliche Echtzeitverarbeitung der Eingangssignale in Hardware und eine ressourcensparende, weitreichende Fehleranalyse in Software zu realisieren. Den zweiten Teil der Arbeit bildet ein generisches HDL-Simulationsframework, mit dem sich Simulationen auf allen Stufen des FPGA-Implementationsprozesses erstellen und automatisiert durchführen lassen. Darauf aufbauend wird ein Modell der GTU und aller Datenquellen zur Verfügung gestellt, welches die vollständige Simulation des Trigger- und Auslesepfads der GTU ermöglicht.

At the ALICE experiment, a multi-stage, hierarchical trigger system selects rare, interesting events to facilitate the study of heavy-ion collisions. The Transition Radiation Detector (TRD) delivers a contribution to the Level-1 decision of the trigger system as well as event rawdata for subsequent offline analysis. The Global Tracking Unit (GTU), a system comprised of 109 FPGA-based nodes, is, apart from its function as trigger processor for the TRD, a key element of the detector’s readout chain. It receives data from the detector at an aggregate net bandwidth of 2.16 TBit/s, while the available maximum bandwidth to the central data acquisition system is designed to be smaller by two orders of magnitude.

This thesis illustrates how dead-time caused by this lower-bandwidth detector readout can be significantly reduced in an efficient manner by employing a multi-event buffer scheme. The implementation of a multi-event capable segment control unit, robust against erroneous input signals, is presented. Meeting input processing real-time requirements and a software-based, complex handling of errors is rendered possible by a hardware-software co-design. A generic HDL simulation framework constitutes the second part of this thesis. It allows to create and automate simulations on all levels of the FPGA design process and forms the basis for a complete model of the GTU and all data sources. This GTU model, which allows a full simulation of trigger- and readout path, is presented thereafter.