KIP-Veröffentlichungen

Diese Arbeit untersucht die Anwendung einer Chip-Verpackungstechnik auf einen  Silizumwafer für ein neuromorphes Hardware-System. Das Verfahren bettet einen kompletten Siliziumwafer in eine Leiterplatte ein. Das Einbettverfahren wurde zusammen mit dem Fraunhofer Insitut für Zuverlässigkeit und Mikrointegration in Berlin entwickelt. Zuerst wurden blanke Silizumscheiben in Leiterplatten eingebettet, um die korrekte Materialauswahl und den passenden Lagenaufbau zu finden. Schließlich wurden HICANN Wafer der Electronic Visions Gruppe in eine Leiterplatte eingebettet, diese werden auch im BrainScales System benutzt. Dafür werden die 20cm Wafer auf 250um gedünnt und die Pads der Umverdrahtungslage erhalten eine zusätzliche Kupferschicht. Die DENSE Leiterplatte hat zwei Kuperlagen und verwendet  Microvias für die Verbindungen zum Wafer. Vorhandene Software vom BrainScaleS System wird zum Testen und Charakterisieren der DENSE Leiterplatte eingesetzt. Die Tests decken die Kommunikation zum Wafer und die Funktionalität des analogen Parameterspeichers und der Neuronenschaltungen ab. Es wird gezeigt, dass das Einbettverfahren keinen Einfluss auf die Schaltkreise und die Umverdrahtungslagen des Wafers hat. Außerdem wurde die langfristige Zuverlässigkeit der Leiterplatte mit einem beschleunigten Umgebungsbelastungstest in einem Klimaschrank geprüft. Es waren keine Ausfälle auf der DENSE Leiterplatte feststellbar.

This thesis investigates the application of a chip packaging technology on a silicon wafer for a neuromorphic hardware system. The procedure embeds a complete silicon wafer into a printed circuit board (PCB). The embedding procedure was developed together with the Fraunhofer Institute for Reliability and Microintegration in Berlin. At first bare silicon disks were embedded into PCBs to find the correct material selection and the suitable stack up. Finally, the HICANN wafers of the Electronic Visions Group, which are employed in the BrainScaleS system, were embedded into PCBs. For that reason 20 cm wafers are thinned down to 250 μm and the redistribution layer (RDL) pads get an additional copper layer. The Deep EvolutioN in System Embedding (DENSE) board has two copper layers and uses microvias for the connections to the wafer. Existing software of the BrainScaleS system is used to test and characterize the DENSE board. The tests cover the communication to the wafer and the functionality of the analog parameter storage and the neuron circuits. It is shown that the embedding process has no influence on the circuits and on the RDLs of the wafer. Additionally, the long-term reliability of the board was tested in a climate cabinet by conducting an accelerated environmental stress test. No failures were observable on the DENSE board.