KIP-Veröffentlichungen

Im Zuge des High-Luminosity Upgrades des Large Hadron Colliders (LHC), mit welchem die Luminosität des Teilchenbeschleunigers erhöht werden soll, erhält der ATLAS Detektor sein Phase-II Upgrade. Als Teil dieses Upgrades wird die Front- und Backend-Elektronik des Tile Kalorimeters ersetzt. In dieser Arbeit geht es um die Entwicklung einer Methode, die neue Triggerelektronik, insbesondere das Tile PreProcessor (TilePPr) Modul, zu testen. Dazu sollen Daten in das Modul eingegeben werden. Wenn nach Durchlaufen der Elektronik die Daten wieder ausgelesen und mit den anfänglichen verglichen werden, können so Informationen über Verhalten, aber auch Grenzen der neuen Triggerelektronik gewonnen werden. Die zur Regelung der Datenübertragung nötige Firmware wurde auf einem Field Programmable Gate Array (FPGA) entwickelt. Die Firmware ist in der Lage, Daten mit einer Rate von 9.6 Gbps auszugeben und einzulesen und schöpft somit die Bandbreite des TilePPr voll aus. Sie kann auf einem seperaten Board verwendet werden, welches Daten in das Modul einspeist, oder direkt auf den in dem TilePPr verbauten FPGAs ausgeführt werden. Des Weiteren wurde Software zur Erstellung von Testdaten entwickelt. Die Software kann verschiedene künstliche Detektorsignale generieren, die Signale von einzelnen Kanälen oder ganzen Bereichen des Kalorimeters repräsentieren. Abschließend wird die Funktionalität der Firmware in Kombination mit den generierten Daten überprüft.

In the wake of the High-Luminosity Upgrade of the Large Hadron Collider (LHC), which aims to increase the collider’s luminosity, the ATLAS detector will receive its Phase-II Upgrade. As part of this upgrade, the entire front- and back-end electronics of the ATLAS Tile Calorimeter will be replaced. The focus of this thesis is to design a way of testing the new trigger and data acquisition architecture and in particular the Tile PreProcessor (TilePPr) module. For this purpose, data is injected into the module. After it has been processed by the electronics, the output data is recovered and compared to the input data. This way, valuable information will be gained about the behavior and limitations of the new trigger chain. In this work, the necessary firmware to control the data flow is developed on a Field Programmable Gate Array (FPGA). The firmware is able to transmit and receive data at a rate of 9.6 Gbps, fully exhausting the bandwidth of TilePPr. It can be used on a separate board that functions as a data injector or directly on the FPGAs of the TilePPr module. Furthermore, software is designed to generate test data. The software is able to provide a variety of artificial detector signals, to represent signals coming from single channels or entire detector areas. Finally, the functionality of the firmware in combination with the generated patterns is verified.