KIP-Veröffentlichungen

Mit dem stark wachsenden Bedarf an Datenkommunikation und -verarbeitung bietet die Pho- tonik eine Lösung mittels schnellerer Datenübertragung, geringeren Energieverbrauchs und größerer Bandbreite. In diesem Zusammenhang gewinnen photonische integrierte Schaltkreise zunehmend an Bedeutung, insbesondere solche, die auf der Silizium-auf-Isolator (SOI)-Plattform basieren. Diese ermöglicht aufgrund ihres hohen Brechungsindexkontrasts eine erhebliche Minia- turisierung und dichte Integration optischer Komponenten. Da SOI jedoch ineffizient bei der Lichtgeneration auf dem Chip ist, erfordert es die Einführung optischer Signale von externen Quellen. Der Bedarf an Hybridlösungen und die Herausforderung der Langstreckenübertragung machen eine effiziente Faser-zu-Chip-Kopplung unerlässlich. Kantenkoppler bieten zwar eine mögliche Lösung, haben jedoch eine geringe Toleranz gegenüber Ausrichtungsfehlern und er- fordern aufwändige Herstellungsverfahren, was ihre Anwendbarkeit einschränkt. Gitterkoppler bieten eine skalierbare und effizientere Alternative, da sie mit standardisierten Herstellungsver- fahren kompatibel sind und die Justage erleichtern. Diese Strukturen ermöglichen eine vertikale Lichtkopplung und einen einfachen Zugang zu verschiedenen Bereichen der Chipoberfläche, was sie zu einer attraktiven Lösung für die Kopplung von Licht zwischen optischen Fasern und Wellenleitern auf dem Chip macht. In dieser Arbeit wird die Optimierung von Faser-zu-Chip-Gitterkopplern auf der SOI-Plattform im nahen Infrarotbereich vorgestellt. Der Fokus liegt auf der Optimierung der Effizienz, des Arbeitsbereichs und der Bandbreite der Gitterkoppler. Zur Optimierung der Gitter- und Taper- Strukturen wurde eine Kombination aus vollvektoralen 2D- und 3D-Finite-Difference-Time- Domain-Simulationen und Eigenmoden-Expansion-Simulationen verwendet. Die in dieser Ar- beit ermittelten optimierten Parameter führten zu einer Kopplungseffizienz von fast 60% bei einer Zielwellenlänge von 1550 nm und einer 3-dB-Bandbreite von 57 nm. Diese Ergebnisse bilden die Grundlage für das Design eines Chips, dessen experimentelle Validierung zur weit- eren Optimierung des Gitterkopplers für integrierte photonische Anwendungen vorgesehen ist.

With rapidly growing demands for data communication and processing, photonics offers a solution through faster data transfer, lower power consumption, and greater bandwidth. In this context, photonic integrated circuits have gained importance, particularly those based on the silicon-on-insulator (SOI) platform, which leverages high refractive index contrast for significant miniaturization and dense integration of optical components. However, SOI is inefficient at on-chip light generation, necessitating the introduction of optical signals from external sources. This need for hybridization, combined with the challenge of long-distance signal transmission, makes efficient fiber-to-chip coupling essential. While edge coupling provides a potential solution, low alignment tolerance and demanding fabrication procedure limits its applicability. Grating couplers offer a more scalable and efficient alternative, maintaining compatibility with standard fabrication processes and easing alignment. These structures facilitate vertical light coupling and enable convenient access to any location on the chip’s surface, making them a highly attractive solution for coupling light between optical fibers and on-chip waveguides. In this thesis work, I present the optimization of fiber-to-chip grating couplers on the silicon-on- insulator platform in the near infrared range. The focus is on optimizing the efficiency, working range and bandwidth of the grating coupler. A combination of full-vectorial 2D and 3D Finite- Difference Time-Domain simulations and Eigenmode Expansion simulations was employed to optimize both the grating and taper structures. The set of optimized parameters demonstrated in this work achieved a coupling efficiency of almost 60% at the target wavelength of 1550 nm, with a 3 dB bandwidth of 57 nm. These results guide the design of a chip, with planned experimental validation to to further enhance the grating coupler’s performance in integrated photonic applications.