Navigation
|
Inhalt
Neuigkeiten
EDA Administration
Verschiedenes
Benutzen der Module
Cadence ISCAPE
Cadence Layout in A0 ausdrucken
LVS mit GDS2 Datei und Verilog Netzliste in CALIBRE
Mentor's Calibre in Cadence
Commandline DRC/Extract
Commandline LVS
Mixed Signal Simulation
Abstrakt generieren
Einrichten des AMIS DK
HSpice MT
Gebrauch der FlexLM Werkzeuge
Wie man eine Monte Carlo Analyse macht
Wie man einen DRACULA DRC macht
Downloads (intern)
Chipdatenbank
Privat (geschützt)
Links
Stichwortsuche
Wegweiser
|
ASIC
|
ASIC-CC
|
Kontakt
|
English
Home
>
Verschiedenes
>
HSpice MT
Running HSpice mit MT option
abaendern des
runHspice
files:
hspice_mt -mt 2 -i raw/netlist -o netlist.lis > hspice.out