Navigation
|
Inhalt
Neuigkeiten
EDA Administration
Verschiedenes
Benutzen der Module
Cadence ISCAPE
Cadence Layout in A0 ausdrucken
LVS mit GDS2 Datei und Verilog Netzliste in CALIBRE
Mentor's Calibre in Cadence
Commandline DRC/Extract
Commandline LVS
Mixed Signal Simulation
Abstrakt generieren
Einrichten des AMIS DK
HSpice MT
Gebrauch der FlexLM Werkzeuge
Wie man eine Monte Carlo Analyse macht
Wie man einen DRACULA DRC macht
Downloads (intern)
Chipdatenbank
Privat (geschützt)
Links
Stichwortsuche
Wegweiser
|
ASIC
|
ASIC-CC
|
Kontakt
|
English
Home
>
Verschiedenes
>
Mixed Signal Simulation
Mixed Signal Simulation with Cadence for UMC
Nur in englischer Sprache. Entschuldigung :-(
Setup a mixed signal simulation for the UMC process.
Create a schematic which contains all the analogue and digital parts to simulated
counter.v
stimuli.v